分类：hardware-acceleration

构建线速 WireGuard：FPGA 独立加速器架构解析

剖析基于 FPGA 的独立 WireGuard 加速器架构，探讨如何通过软硬协同设计，将控制平面置于软核 CPU，并将 ChaCha20-Poly1305 加密等数据平面任务完全卸载到 RTL 硬件管道，以实现线速处理，绕过主机内核与 DMA 的复杂性。