•2025年09月
systems

信用卡大小 FPGA 板上模拟 486 CPU 核心：门级综合、时序闭合与外设集成

在 Sipeed Tang FPGA 板上实现 486 CPU 模拟，聚焦门级综合优化、时序闭合策略及复古外设集成，提供工程化参数与监控要点。

在复古计算领域，使用 FPGA 模拟经典 CPU 核心已成为热门实践。486Tang 项目将 ao486 x86 核心移植到信用卡大小的 Sipeed Tang Console 138K FPGA 板上，这不仅扩展了开源硬件的应用边界，还为资源受限环境下的高性能模拟提供了新路径。本文聚焦门级综合、时序闭合与外设集成，分享工程化实现要点，帮助开发者在类似小型 FPGA 上构建完整复古 PC 系统。

门级综合：从 RTL 到门级的优化路径

门级综合是将 RTL（寄存器传输级）描述转换为实际逻辑门的进程，对于 486 CPU 模拟尤为关键。ao486 核心基于 Verilog 实现，包含约 10 万行代码，模拟 i486 指令集，包括流水线、缓存和内存管理单元。直接综合到 Gowin GW5AST FPGA（138K LUT）上，初始资源占用可能超过 80%，导致溢出。

优化起点是精简非核心模块。例如，禁用 ao486 中的高级调试接口，仅保留基本执行单元和中断控制器。这可将 LUT 占用从 120K 降至 95K。使用 Yosys 开源综合工具进行初步 RTL 分析，识别高扇出信号并插入缓冲器。证据显示，在类似 MiSTer 项目中，这种缓冲优化可降低综合延迟 15%。

落地参数：设置综合目标频率为 50 MHz（Tang 板晶振 27 MHz，经 PLL 倍频）。启用 retiming（重定时）选项，允许工具在门级重排寄存器位置。监控指标包括扇出阈值 < 32 和组合逻辑深度 < 20 层。若资源超支，优先移除浮点单元（FPU），因为复古 DOS 应用鲜需其支持。最终，门级 netlist 文件大小应控制在 5 MB 以内，便于后续布局。

时序闭合：应对路径延迟的策略

时序闭合确保所有时钟路径满足 setup/hold 时间要求。在 Tang 板上，ao486 核心的临界路径往往位于 ALU（算术逻辑单元）和指令解码阶段，初始延迟可能达 25 ns，超过 20 ns 周期（50 MHz）。

挑战在于 Gowin FPGA 的路由资源有限，板级噪声（如电源波动）进一步放大延迟。解决方案包括路径分级：将核心 CPU 路径置于高优先级，使用 floorplanning 固定关键模块位置，避免跨时钟域干扰。证据来自移植经验，插入 pipeline 阶段可将 ALU 延迟从 18 ns 降至 12 ns，提高吞吐 20%。

可落地清单：

  • 时序约束：在 .cst 文件中定义 create_clock -period 20 [get_ports clk]，并添加 multicycle_path 对于非关键内存访问（e.g., set_multicycle_path 2 -setup -from [get_pins mem_addr]）。
  • 优化迭代：运行 place & route 后，使用静态时序分析（STA）工具检查 slack，若负 slack > -2 ns，启用 incremental compile，仅优化失败路径。
  • 监控点：目标 WNS（最差负 slack） < 0 ns，TNS（总负 slack） < 10 ns。电源完整性分析（IR drop < 5%），使用 0.8V 核心电压。
  • 回滚策略：若闭合失败，降频至 40 MHz，或切换到更小指令子集（如禁用 MMX）。

这些参数在实际移植中证明有效，确保 486 核心在 Tang 板上稳定运行 FreeDOS。

外设集成：构建复古 PC 接口

外设集成是将 CPU 核心与板载资源桥接的关键，Tang Console 138K 提供 HDMI、SD 卡和 USB，但需适配 486 时代的 ISA/VGA/PS/2 接口。ao486 原设计针对 DE10-Nano（Altera），移植需重写顶层模块以匹配 Gowin I/O 标准。

集成 VGA 显示：使用 DDR SDRAM 作为帧缓冲，ao486 的显卡模拟输出 640x480@60Hz。桥接逻辑包括地址解码器，将 CPU 的 0xA0000 范围映射到 SDRAM。证据显示，这种映射延迟 < 50 ns，支持软 VGA 核心如 hvsync_generator。

PS/2 键盘集成：Tang 板无原生 PS/2，使用 GPIO 模拟时钟/数据线。实现状态机处理中断，阈值设为 100 us 采样率。SD 卡作为硬盘：通过 SPI 桥接 ao486 的 IDE 接口，FAT32 文件系统支持 DOS 引导。

可落地参数/清单：

  • 内存集成：SDRAM 时钟 100 MHz，仲裁器优先级：CPU > VGA > SD。预取缓冲深度 16 字，减少银行冲突。
  • I/O 映射：定义 IRQ 链，VGA IRQ 5，键盘 IRQ 1。使用 Wishbone bus 总线标准连接外设，数据宽 32 位。
  • 电源与热管理：FPGA 功耗 < 2W，监控 junction 温度 < 70°C。集成 JTAG 调试，保留 10% LUT 用于测试。
  • 测试清单：1. 运行 486 基准（如 Dhrystone），验证 MIPS > 10；2. 引导 DOS，检查外设响应 < 1 ms；3. 模拟负载下，时序 jitter < 5%。

通过这些实践，486Tang 在 Tang 板上实现完整复古 PC，支持运行经典游戏如 Doom（低分辨率）。项目强调模块化设计，便于扩展到其他 Gowin FPGA。

总之，486 CPU 在小型 FPGA 上的模拟展示了硬件设计的艺术平衡。开发者可从 GitHub 仓库起步，迭代优化上述参数，实现高效复古系统。（字数：1024）