树莓派 Pico 软件位脉冲实现 100Mbps 以太网：协议栈与性能优化技术解析
树莓派 Pico 的 RP2040 微控制器通过一个名为 Pico-100BASE-TX 的开源项目，成功实现了软件位脉冲方式的 100Mbps 以太网传输，这一突破性进展为资源受限的嵌入式系统提供了全新的网络连接可能性。该项目不仅展示了低层网络协议栈的创新实现方式，更在仅有 33KB 可用 RAM 和双核 ARM Cortex-M0 + 的约束下，通过精妙的硬件资源调度达到了接近理论极限的传输性能。
三层协议栈的软件实现
100BASE-TX 物理层协议栈的实现涉及多个复杂的技术层次，每一层都需要在有限硬件资源下完成精确的时序控制。首先是核心的 MLT-3（Multi-Level Transmit-3）编码实现，该编码方式通过三电平信号传输数据，具体为 - 1、0 和 + 1 三个电压状态。当传输比特 0 时保持前一符号状态不变，传输比特 1 时则按照 - 1→0→+1→0 的循环状态转移。对于连续的 1 序列，输出将呈现 - 1、0、+1、0、-1、0 的有序循环模式。这种编码方式的设计意图在于减少高频成分，降低电磁干扰的同时提高频谱利用率。
在实现层面，MLT-3 编码通过 RP2040 的 PIO（Programmable Input/Output）侧边集功能精确控制两个 GPIO 引脚的输出状态。PIO 程序将这两个引脚配置为输出 0b01、0b00 或 0b10 三种组合，分别对应 MLT-3 的三种电平状态。由于双绞线直接连接在这两个 GPIO 引脚之间，电压差自然形成所需的三个电平，这避免了额外的数模转换硬件开销。关键是 PIO 能在 125MHz 符号速率下维持精确时序，这是 100Mbps 以太网标准要求的原始时钟频率。
扰码与线路编码的协同优化
在物理层的第二层是扰码处理，使用 11 位移位寄存器（LFSR）实现伪随机序列生成。该 LFSR 的特征多项式为 x^11 + x^9 + 1，意味着移位寄存器的第 11 位和第 9 位作为反馈抽头参与运算。这种配置产生 2047 位周期的伪随机序列，有效消除传输数据中的长串连续 0 或 1，保证时钟恢复电路能够正常工作。
工程实现上，扰码处理通过预计算的查找表实现了极高的效率。库中存储了包含 2047 个条目的大表，每个条目预存 30 位扰码序列，总计占用约 10KB RAM 空间。虽然这在 33KB 可用 RAM 中占比不小，但换来的是实时的 O (1) 查表性能，避免了 CPU 实时计算 LFSR 的开销。查找表的设计巧妙之处在于预先包含了空闲符号的处理，这使得在帧间隙期间可以直接通过 DMA 将空闲符号流推送到 PIO，无需 CPU 介入。
第三层是 4B5B 线路编码的实现，每个 4 比特数据半字节被扩展为 5 比特编码符号。4B5B 编码的设计哲学是确保传输的比特流中包含足够的跳变，为接收端提供时钟信息。该编码表包含专门的 J、K 符号用于帧起始定界符，T、R 符号用于帧结束定界符，全 1 的空闲符号用于填充帧间隙。为了优化编码效率，项目实现了 256 条目的查找表，每个条目存储两个 4B5B 符号，对应一个完整字节的数据编码。这种设计使得每个字节的编码只需要一次表查找操作，大幅减少了内存访问开销。
PIO 与 DMA 的协同调度机制
性能优化的关键在于 PIO 与 DMA 控制器的高效协同。PIO 程序在硬件层面执行 MLT-3 编码和物理层时序控制，其执行不会受到 CPU 负载的影响。在初始化阶段，系统预先计算包含空闲符号的扰码序列，通过 DMA 直接将这些空闲符号流推送到 PIO 状态机。这意味着在两个以太网帧之间的空闲期间，CPU 可以完全专注于其他任务，PIO 自动维持持续的载波信号。
当需要发送实际数据帧时，系统切换到帧传输模式。数据通过环形缓冲区提供给库函数，然后由 DMA 控制器读取缓冲区内容并推送到 PIO 进行编码。在数据流中，CPU 的唯一开销是在帧开始和结束时进行少量状态管理，包括帧起始定界符的插入和帧结束定界符的添加，其余时间则完全由硬件流水线处理。
为了实现实际的以太网帧结构，库集成了 DMA CRC 嗅探器在 CRC32 模式下计算 FCS（Frame Check Sequence）校验和。这个硬件模块能够自动计算 32 位 CRC 校验值，无需 CPU 参与，同时支持 UDP 校验和的累加模式计算。这种硬件加速的校验计算不仅提高了处理速度，还确保了数据完整性验证的可靠性。
实际性能与部署考量
在实际测试中，Pico-100BASE-TX 能够维持约 11MB/s 的数据传输速率，这已经非常接近 100Mbps 理论最大值的 87.5% 效率。考虑到 UDP 协议开销、网络层封装以及应用层处理的开销，这个效率水平在嵌入式系统领域堪称优秀。延迟方面，由于整个物理层处理在硬件级完成，发送端的软件延迟主要体现在帧组装和缓冲管理上，整体延迟控制在微秒级别。
然而，该实现存在明确的技术限制。首先是仅支持单向传输，无法接收以太网帧，这限制了其在需要双向通信场景中的应用。其次是电气安全风险，项目明确警告不得连接 PoE（Power over Ethernet）设备，因为 PoE 的 48V 直流电压可能损坏 RP2040 芯片。推荐的连接方案是使用脉冲变压器提供电气隔离，或至少在 GPIO 引脚上串联 47Ω 和 470Ω 电阻进行限流保护。在实际部署中，通过中间层以太网交换机进行连接是最安全的方案，可以有效隔离潜在的电学风险。
从工程应用角度看，Pico-100BASE-TX 为边缘计算设备、物联网传感器网络和嵌入式数据采集系统提供了全新的网络连接方案。虽然目前仅限于发送数据，但其 11MB/s 的传输能力足以支持高带宽的传感器数据流、实时音视频传输和大规模遥测数据回传。更重要的是，这种软件定义网络接口的方法为嵌入式系统的网络功能定制提供了灵活性，开发者可以根据具体应用需求调整协议参数和传输特性。
资料来源
Pico-100BASE-TX 项目的 GitHub 技术文档详细描述了实现细节，包括 PIO 程序设计、查找表生成算法和性能基准测试结果。