Hotdry.
归档
systems-engineering

树莓派Pico纯软件实现100Mbps以太网：bit-banging背后的工程智慧

深入解析Pico-100BASE-TX项目：如何在RP2040的PIO上实现100Mbps以太网传输，包括MLT-3编码、LFSR扰码和DMA优化的完整技术方案。

树莓派 Pico 纯软件实现 100Mbps 以太网：bit-banging 背后的工程智慧

当大多数嵌入式开发者还在使用 W5100、ENC28J60 等专用以太网控制器芯片时，一个令人惊叹的项目悄然出现：Pico-100BASE-TX。这个由 Steve Markgraf 开发的开源项目，在 Raspberry Pi Pico（RP2040）上完全用软件实现了 100Mbps Fast Ethernet 的传输能力，吞吐率达到 11MB/s，彻底颠覆了传统网络接入必须依赖专用芯片的认知。

这不仅仅是技术的炫技，更是一次深度的工程实践：如何在资源受限的微控制器上，用最纯粹的硬件资源和软件智慧，复现复杂的网络协议栈。

工程挑战：从 10Mbps 到 100Mbps 的跨越

传统的 10BASE-T 以太网使用曼彻斯特编码，双电平信号，用 SPI 外设即可轻松实现。而 100BASE-TX 的实现复杂度呈指数级增长：

  • 编码复杂性：从双电平曼彻斯特编码升级为三电平 MLT-3 编码
  • 符号速率：从 10MHz 提升到 125MHz 符号率
  • 线路编码：引入 4B5B 线路编码和专用控制符号
  • 扰码要求：为减少 EMI 必须进行 LFSR 扰码处理

这意味着传统的 bit-banging 思路无法直接复用，需要全新的硬件设计策略。

核心技术栈：纯软件定义的网络接口

1. MLT-3 编码的三电平输出实现

100BASE-TX 的 MLT-3 编码使用三个电压电平（-1、0、+1），通过状态机实现数据编码。关键的设计在于如何在两个 GPIO 引脚上实现这种三电平输出：

// 使用PIO side-set特性实现MLT-3编码
// 两个GPIO输出0b01, 0b00, 0b10对应三种电平
sm_config_set_sideset(&cfg, 1, false, false);
sm_config_set_set_pins(&cfg, gpio_pin, 1);

工程技巧：通过将双绞线连接到两个 GPIO 引脚之间，利用差分原理获得三种电压状态，这是 bit-banging 设计的神来之笔。

2. LFSR 扰码器的预计算优化

为满足 FCC EMI 要求，100Mbps 以太网必须对传输数据进行扰码。项目使用了 11 位 LFSR（多项式 x^11 + x^9 + 1），产生 2047 位周期的伪随机序列。

性能优化策略：

  • 预计算 30 位序列的查找表
  • 2047 条目 + 最大帧大小缓冲
  • 占用约 10KB RAM 空间
  • CPU 只在实际传输帧时介入

这种预计算 - 查表的方法，将实时计算转化为内存访问，极大提升了时序精度。

3. 4B5B 线路编码的效率平衡

每个 4 位半字节映射为 5 位符号，特殊符号 J、K 用于帧开始，T、R 用于帧结束。通过 256 条目的查找表，每个字节只需要一次表查找即可完成编码。

4. DMA 驱动的零 CPU 开销传输

项目采用 DMA 直接将扰码后的空闲符号流推送到 PIO，CPU 仅在需要传输实际帧时才介入。Ethernet FCS 使用 DMA CRC sniffer 进行硬件级校验。

硬件设计的安全考量

⚠️ 重要警告：该项目明确提示不要直连 POE 设备。为确保安全，推荐两种硬件方案：

  1. 理想方案：使用脉冲变压器 + 匹配电路
  2. 简化方案：47Ω + 470Ω 电阻网络（如项目文档所示）

工程实践中，还可以通过老式以太网交换机进行隔离，确保设备安全。

性能边界与实际应用

性能指标

  • 理论带宽：100Mbps 以太网
  • 实际吞吐量：~11MB/s UDP 传输
  • CPU 占用：极低（仅帧传输时介入）
  • 内存占用：约 10KB（查找表）+ 缓冲空间

应用场景

  1. 传感器数据流：如 ADC 数据实时传输
  2. 音频流传输：项目示例中 75kHz 音频采样
  3. 通用数据采集：高带宽、低延迟的数据传输需求

技术局限

  • 仅支持 TX（发送），无 RX 接收功能
  • 需要外部 PHY 或变压器支持
  • 对时序精度要求极高

工程启示：软件定义硬件的边界探索

Pico-100BASE-TX 项目展现了一个重要趋势：软件定义硬件的边界正在被不断推进 **。传统认为需要专用芯片才能实现的功能，通过精巧的软件设计和硬件资源复用，可以获得意想不到的解决方案。

这种设计思路的启示意义在于：

  1. 资源优化的极致追求：在有限的硬件资源下，通过算法优化获得最大性能
  2. 时序控制的精密要求：微秒级甚至纳秒级的精确控制成为可能
  3. 软件硬件化的哲学思维：用软件逻辑替代硬件功能，重新定义成本边界

总结：嵌入式网络的新维度

Pico-100BASE-TX 不仅仅是一个技术 demo，更是对嵌入式网络接入方式的一次深度思考。它证明了在现代微控制器架构下，通过创新的软件设计和硬件资源复用，传统的硬件边界可以被重新定义。

对于嵌入式开发者而言，这种思路的价值在于：

  • 成本优化：减少外部芯片依赖
  • 设计灵活性：协议栈的可定制化
  • 技术深度：深入理解底层协议机制

当然，这种方案并不适用于所有场景。对于需要完整以太网功能（TX+RX）、商业化产品或对可靠性要求极高的应用，专用以太网控制器仍然是更合适的选择。但 Pico-100BASE-TX 为我们展示了另一种可能性：在某些特定场景下，软件定义的网络接口可以带来意想不到的价值。

这或许正是开源技术的魅力所在：不仅仅是代码的分享，更是工程思维和创新方法的传播。对于致力于边缘计算、物联网设备或任何需要网络接入的嵌入式项目开发者而言，这个项目提供了一个全新的视角来思考网络接口的实现方式。

资料来源：

查看归档