随机计算（stochastic computing）作为20世纪60年代提出的计算范式，在当今边缘AI和超低功耗计算需求推动下重新焕发活力。与传统二进制计算依赖复杂算术单元不同，随机计算将数值编码为概率位流，通过简单的逻辑门实现乘加运算，为硬件设计带来了颠覆性的能效优势。本文从概率位流处理的核心原理出发，深入分析最新架构优化方案，并探讨其在深度学习推理、信号处理等场景的工程落地路径。
概率位流的数学基础：编码机制与表示理论
随机计算的核心在于将确定性数值映射为随机位流的时间概率分布。对于区间 $[0,1]$ 的数值 $x$，采用单极性编码（unipolar encoding）表示为随机位流 $B = {b_1, b_2, ..., b_n}$，其中 $P(b_i = 1) = x$，即位流中1的比例等于原数值。这种编码方式的关键特征是：
- 表示非唯一性：同一数值可用不同长度和序列的位流表示，如 $0.4$ 可表示为
0100110100 或 1111000000
- 时域采样依赖：数值含义需通过长时间采样统计获得，$x \approx \frac{1}{n}\sum_{i=1}^{n} b_i$
- 概率解释一致性：逻辑运算结果可直接映射为概率空间的运算规则
对于双极性编码（bipolar encoding），可表示 $[-1,1]$ 区间数值，通过关系式 $P(b_i = 1) = \frac{x+1}{2}$ 实现编码转换。这种编码在神经网络计算中尤为重要，因为它允许直接表示负权值。
相关性管理与随机数生成
概率位流的处理效果高度依赖于随机数生成器的质量。每个随机数生成器（SNG）由随机数源（RNS）和概率转换电路（PCC）组成，核心任务是将均匀分布的随机数转换为目标概率的位流。
传统的SNG设计面临显著挑战：
- 硬件开销大：每个处理单元需要独立的高质量随机数生成器
- 相关性误差：位流间的相关性会引入系统性计算误差
- 精度-长度权衡：高精度需要长位流，增加存储和传输开销
最新研究提出了层次化混合确定性（H2D）随机数生成方案，通过共享随机源和分层概率转换，显著降低硬件复杂度同时保证计算精度。
算术运算的概率域实现：简单逻辑背后的复杂理论
随机计算的最大优势在于将传统复杂的乘加运算简化为基本逻辑门操作，这种简化基于严格的概率论基础。
乘法运算：概率空间的点积
在单极性编码下，两个独立随机变量 $A$ 和 $B$ 的乘法可表示为：
$$P(C=1) = P(A=1 \land B=1) = P(A=1) \cdot P(B=1) = a \cdot b$$
这意味着一个简单的AND门就能实现精确的概率乘法。在双极性编码下，相应地使用XNOR门：
$$C = 2P(C=1) - 1 = 2P(A=1 \land B=1) - 1 = (2P(A=1)-1) \cdot (2P(B=1)-1) = a \cdot b$$
这种乘法实现的优势在于：
- 硬件复杂度极低：单个逻辑门替代复杂乘法器
- 并行友好：可大规模并行处理位流级运算
- 容错性强：适用于误差容忍应用如神经网络
加法运算：概率空间的期望融合
加法运算相对复杂，但仍有高效的逻辑实现。基本的OR门实现最简单但误差较大：
$$C = P(A=1 \lor B=1) = P(A=1) + P(B=1) - P(A=1)P(B=1) \approx a + b$$
更精确的多路选择器（MUX）实现通过概率融合：
$$C = \frac{1}{2}[2P(A=1)-1 + 2P(B=1)-1] = \frac{a+b}{2}$$
多输入加法通过扩展多路选择器的选择范围实现，如K输入加法的结果为 $\frac{1}{K}\sum_{i=1}^{K} a_i$。
近似并行计数器（APC）：高精度加法的硬件实现
对于需要精确数值结果的场景，APC通过统计输入位流中1的个数并转换为二进制表示：
$$C_{APC} = \sum_{i=1}^{K} P(A_i=1) = \sum_{i=1}^{K} a_i$$
APC的优势在于计算精度高，但需要额外的计数和编码逻辑，硬件开销相对较大。
架构级优化：从理论到实用电路设计
H2D混合随机计算架构
传统随机计算面临精度和效率的权衡问题。最新的层次化混合确定性（H2D）架构通过创新的编码策略解决了这一挑战：
- 层次化概率编码：将高精度要求的数据分层处理，高层使用确定性编码保证精度，底层使用随机编码提升能效
- 混合计算路径：并行运行二进制和随机计算路径，通过加权融合优化整体性能
- 动态精度调节：根据计算重要性动态调整位流长度和随机化程度
实验表明，H2D架构相比传统二进制计算：
- 性能面积比提升2.3倍
- 相比GPU提升3.8倍性能
- 数值精度改善60%
DRAM就地加速器的随机计算集成
在内存为中心的计算架构中，将随机计算逻辑直接集成到DRAM位线附近具有显著优势：
- 带宽充分利用：随机计算的大存储需求与DRAM高带宽特性完美匹配
- 数据移动最小化：计算逻辑接近存储位置，减少数据搬移开销
- 能效显著提升：相比传统CPU-GPU架构，能效比提升50倍以上
北京航空航天大学的研究团队在40nm CMOS工艺上实现了混合概率深度神经网络芯片，核心面积仅 $0.73 \times 0.73$ mm²，集成4544个MAC单元，在400MHz时钟频率下总功耗仅102.3mW，动态功耗低至97μW。
深度学习场景的工程应用与优化策略
卷积神经网络的高效实现
随机计算在CNN推理中展现巨大潜力，关键优势包括：
- MAC运算简化：卷积核与输入特征图的乘加运算可通过简单逻辑门实现
- 并行友好：数千个卷积操作可同时进行，无需复杂的数据流控制
- 能耗优势显著：每张图片的前向传播能耗降低99.72%，数据吞吐量提升31倍
在Kintex7 FPGA上的实现表明，随机计算CNN仅损失0.14%的精度，相比二进制计算在MNIST分类任务上达到几乎相同的准确率。
早期决策终止优化
随机计算的独特优势在于支持早期决策终止机制：
- 基于置信度的决策：根据部分位流的统计结果提前做出分类决策
- 指数性能提升：随着置信度要求降低，决策速度呈指数级增长
- 精度损失可控：在合理置信度阈值下，精度损失可忽略不计
这种机制特别适用于边缘AI设备的实时推理场景。
回归任务的挑战与解决方案
虽然随机计算在分类任务中表现优异，但在回归任务中面临挑战：
- 固有噪声影响：随机计算的内在噪声对连续值预测影响较大
- 精度要求冲突：回归任务通常要求高精度，与随机计算的随机性存在根本冲突
解决方案包括：
- 混合精度架构：对高精度要求的模块使用二进制计算
- 噪声建模与补偿：通过深度学习模型训练过程学习并补偿随机噪声
- 自适应随机化程度：根据计算重要性动态调整随机化强度
硬件实现的技术挑战与工程权衡
随机数生成器的硬件优化
高质量随机数生成器是随机计算成功的基础。最新研究提出了多项优化策略：
-
共享随机源架构：
- 全局共享高质量随机数生成器
- 通过多路复用为不同计算单元提供服务
- 硬件开销降低60%以上
-
概率转换电路优化：
- 针对固定概率输入的专用电路设计
- 可变概率输入的通用转换架构
- 面积和延迟的精细权衡
-
相关性管理：
- 时间偏移随机数生成
- 伪随机序列的相关性消除
- 硬件随机源的使用
位流长度与计算精度的工程权衡
位流长度直接决定计算精度和硬件开销，需要综合考虑：
- 精度要求分析：不同应用对精度的容忍度不同
- 位流长度优化：通过统计分析确定最优位流长度
- 分段计算策略：长位流分解为多个短段并行处理
实验表明，在大多数AI推理任务中，1024-8192位的位流长度即可满足精度要求，同时保持显著能效优势。
未来发展趋势与技术路线图
新兴技术集成
-
忆阻器随机计算：
- 利用忆阻器的随机切换特性生成随机位流
- MAC单元尺寸降低5个数量级
- 40nm CMOS工艺下仅1.55mm²面积，功耗167μW
-
量子点细胞自动机（QCA）：
- 基于量子效应的超低功耗计算
- 与随机计算的高度适配性
- 未来可实现单电子级别的能耗
-
3D堆叠架构：
- 计算层与存储层紧密集成
- 随机位流的就地生成和处理
- 突破传统内存墙限制
软件生态系统的建设
随机计算的成功落地需要完整的软件栈支持：
-
编译器技术：
- 从高级语言到概率位流表示的自动转换
- 计算图的概率域优化
- 与现有深度学习框架的集成
-
精度分析与验证：
- 随机计算程序的精度验证工具
- 概率传播的静态分析
- 统计测试的自动化执行
-
开发工具链：
- 概率位流处理器的指令集架构
- 仿真和建模工具
- 性能分析和优化建议
应用前景与市场机遇
随机计算技术特别适合以下应用场景：
-
边缘AI推理：
- 物联网设备的智能计算
- 移动设备的机器学习加速
- 低功耗传感器网络
-
信号处理应用：
- 数字滤波器的随机实现
- 图像和视频处理的概率算法
- 通信系统的编码解码
-
容错计算系统：
- 可靠性要求极高的关键应用
- 近阈值电压计算
- 辐射环境下的太空计算
工程实践建议与落地路径
系统级设计考虑
在将随机计算技术工程化时，需要全面考虑系统级设计因素：
-
应用场景匹配：
- 评估应用对计算精度的容忍度
- 分析随机噪声对系统性能的影响
- 确定最优的概率位流参数
-
混合架构设计：
- 关键计算路径使用高精度二进制逻辑
- 容错计算模块采用随机计算
- 不同精度等级的计算单元协同工作
-
测试与验证：
- 建立随机计算系统的测试方法学
- 开发统计测试工具和标准
- 构建长期稳定性验证体系
技术风险与缓解策略
随机计算技术面临的主要风险包括：
-
计算精度不确定性：
- 建立精度建模和预测框架
- 实施自适应精度调整机制
- 设计精度监控和报警系统
-
硬件实现复杂性：
- 采用模块化设计方法
- 开发自动化布局布线工具
- 建立标准化的IP核库
-
软件生态滞后：
- 投资编译器技术研发
- 建立开源社区和合作机制
- 推动标准化进程
产业化推进建议
推动随机计算技术产业化的关键步骤：
-
标准制定：
- 参与国际标准组织的技术标准制定
- 建立行业测试和认证体系
- 推动政府政策支持
-
产业合作：
- 建立产学研用合作联盟
- 开展示范应用和试点项目
- 培育技术生态和人才队伍
-
知识产权布局：
- 加强核心技术的专利申请
- 建立知识产权共享机制
- 防范技术风险和专利纠纷
随机计算的概率位流处理架构代表了计算范式的重要发展方向。尽管面临精度控制和软件生态等挑战，但其在超低功耗、高并行度和容错计算方面的显著优势，使其在边缘AI、物联网和新兴计算系统中具有广阔的应用前景。随着硬件工艺的进步和软件工具的完善，随机计算有望成为下一代智能计算系统的关键技术，为构建更智能、更高效的计算基础设施提供重要支撑。
资料来源
-
Li, S., Glova, A. O., Hu, X., et al. "SCOPE: A Stochastic Computing Engine for DRAM-Based In-Situ Accelerator." 2018 51st Annual IEEE/ACM International Symposium on Microarchitecture, 696-709.
-
Altun, M. "From Stochastic to Bit Stream Computing: Accurate Implementation of Arithmetic Circuits and Applications in Neural Networks." arXiv preprint arXiv:1805.06262, 2018.
-
李洪革, 陈宇昊, 吴俊毅, 等. "概率计算及混合概率计算." 电子学报, 2024年第2期, 428-440.
-
Wang, S., Xie, G., Cheng, X., Zhang, Y. "Weighted-Adder-Based Polynomial Computation Using Correlated Unipolar Stochastic Bitstreams." IEEE Transactions on Circuits and Systems, II: Express briefs, 2022, 4528-4532.