在嵌入式系统中处理敏感数据时，传统方法往往依赖于可信硬件或软件隔离，但这些方案在资源受限的环境中容易引入信任假设和性能开销。Mojo-V 项目提供了一种创新的解决方案，通过对 RISC-V 指令集架构（ISA）的简单扩展，工程化硬件 enclave 来实现秘密计算。这种方法无需额外的专用可信硬件，而是利用 RISC-V 的开源性和模块化特性，直接在 CPU 层面嵌入隐私保护机制，从而支持安全多方机器学习（ML）等应用。
Mojo-V 的核心观点在于，将秘密计算集成到 RISC-V 的硬件设计中，实现数据和计算的完全隔离。秘密计算要求在处理敏感数据时，确保数据所有者以外的任何软件或人员无法访问数据本身。Mojo-V 通过引入专用秘密寄存器和基于第三方密钥的内存加密机制，强制执行这种隔离。具体而言，它仅需一个模式位和四个新指令，即可无缝集成到现有 RISC-V ISA 中，所有强制执行均在指令解码阶段完成。这种设计避免了复杂的软件信任链，确保计算过程既“盲”（无直接数据泄露）又“无声”（无侧信道泄露）。
证据显示，Mojo-V 在性能上接近原生 RISC-V 执行速度，同时比全同态加密（FHE）等软件方案快 5-7 个数量级。参考平台使用 Spike 指令集模拟器实现了 64 位秘密整数和浮点计算，支持快速加密模式（Simon-128 密码）和强加密模式。基准测试包括手编码的冒泡排序示例，展示了数据无感知（data-oblivious）执行：在加密内存中处理数据时，外部观察者无法推断输入或输出。当前版本 0.91 使用固定对称密钥，但未来将支持公钥基础设施（PKI），进一步增强认证能力。这些特性特别适用于嵌入式系统，如物联网设备中的多方 ML 协作，其中多个设备需共享模型训练而不暴露私有数据。
在工程实践中，Mojo-V 的硬件 enclave 构建强调最小化信任边界。隔离执行通过秘密模式激活：一旦进入秘密模式，普通寄存器无法访问秘密数据，所有内存访问均加密。认证机制依赖于硬件根信任，例如通过测量 enclave 的初始状态（类似于 SGX 的测量）来验证完整性。在无信任硬件假设下，Mojo-V 避免了对 TPM 或类似组件的依赖，而是将信任置于 RISC-V 核心的解码逻辑中。这使得嵌入式系统能够实现安全的多方计算，例如在边缘设备上联合训练 ML 模型：各方数据保持加密，仅交换加密梯度，实现差分隐私级别保护。
可落地参数和清单是部署 Mojo-V 的关键。首先，硬件配置：选择支持 RISC-V 扩展的 FPGA 或 ASIC 原型，确保 PRNG（伪随机数生成器）用于密钥派生，密钥大小至少 128 位。模式切换阈值：秘密模式入口仅限于认证后的加载点，超时阈值设为 1ms 以防 DoS 攻击。监控点包括：1）解码阶段的模式位检查，日志秘密访问计数；2）内存加密开销监控，目标 <5% 性能损失；3）侧信道缓解，如常量时间执行的加密原语。回滚策略：若检测到异常（如未授权访问尝试），立即擦除秘密寄存器并重置 enclave。
实施清单：
- 准备阶段：克隆 Mojo-V 仓库，构建 Spike 模拟器（添加 --isa=rv64gc_zicond_zkmojov_zicntr 标志）。
- 开发阶段：使用 LLVM 编译器编写秘密计算代码，手编码汇编测试数据无感知算法，如 ML 梯度更新。
- 测试阶段：运行 Bringup-Bench 基准（mojov-test1 到 mojov-sectests），验证 375 个安全测试（正/负案例）。
- 部署阶段：集成到嵌入式板卡（如 HiFive Unmatched），配置固定密钥或 PKI 支持，监控功耗（目标 <10W for ML 任务）。
- 优化阶段：调整加密强度（fast vs strong），针对多方 ML 应用，设置通信协议如加密 gRPC，确保端到端保密。
风险与限制需注意：当前实现依赖固定密钥，可能易受密钥泄露攻击；嵌入式系统的内存限制（EPC-like 空间 <128MB）可能需分页管理。未来扩展可包括 GPU 加速秘密计算，支持更多 ML 操作如矩阵乘法。
总之，Mojo-V 代表了 RISC-V 在秘密计算领域的突破，为嵌入式安全多方 ML 提供了高效、开源的硬件基础。通过这些工程化实践，开发者可在不牺牲性能的前提下，实现 robust 的隐私保护。
资料来源：