在嵌入式硬件上构建高效 DSP 系统，需要聚焦 FIR/IIR 滤波、FFT 算法、多速率处理、定点量化和实时流水线优化。这些组件是信号处理管道的核心，直接影响延迟、功耗和精度。本文从工程视角剖析实现路径，提供参数配置和优化清单，确保系统在 ARM Cortex-M 或 TMS320 等平台上实时运行。
FIR/IIR 滤波器实现：选择与结构优化
FIR 滤波器因线性相位和绝对稳定性，适合音频和图像处理，但阶数较高导致计算密集。典型直接型 II 结构使用延迟线存储 N 个抽头，输出 y [n] = Σ h [k] * x [n-k]。为嵌入式优化，采用对称系数减少乘法：对于偶数阶，h [k] = h [N-1-k]，乘法数减半至 (N/2)+1。
工程参数：
- 阶数 N：低通滤波 Fs=48kHz，Fc=4kHz，取 N=64（过渡带 1kHz）。
- 系数量化：16-bit 定点，Q15 格式（1.15），使用 equiripple 设计最小化阶数。
- 流水线：4 级展开，每级 16 抽头，MAC 单元并行，延迟 < 1/Fs。
IIR 滤波器提供更陡峭响应，适合带通滤波，但需避免极点不稳定。双二阶节（SOS）结构优于直接型 I/II，避免中间溢出：每个节处理 b0 y [n] = x [n] + a1 y [n-1] + a2 y [n-2] - b1 x [n-1] - b2 x [n-2]。级联 K 个节，总阶 2K。
工程参数：
- 设计：bilinear 变换，预扭曲避免 warping，低通 Fc/Fs < 0.2。
- 稳定性：极点半径 r < 0.99，增益缩放每节 < 2。
- 实现：ARM CMSIS-DSP 库，dsplib_arm_iir_lattice_f32，缓冲区 2K 样本帧处理。
引用 MATLAB DSP Toolbox：“设计和分析 FIR、IIR、多速率滤波器，支持定点建模和 ARM 代码生成。” 在 ARM Cortex-M4 上，FIR 吞吐 10 Msps，IIR 更高但需监控滤波器状态饱和。
FFT 算法：Radix-2 vs Split-Radix 与嵌入式适配
FFT 将时域信号转为频域，基 2 Radix-2 DIT 需要 log2 (N) 级蝴蝶运算，每级 N/2 MAC。N=1024，约 5k MAC，适合功率谱密度（PSD）计算。
优化选择：
- Split-Radix-2：减少 10-20% MAC（N=1024 时 5144 → 4624），但代码复杂。
- 实信号优化：RFFT，只计算正频，MAC 减半。
- 嵌入式：CMSIS FFT Q15，in-place 缓冲，N 功率 2，零填充对齐。
参数清单：
- 窗口：Hann 降低旁瓣 -32dB，h [n] = 0.5 (1 - cos (2πn/(N-1)))。
- 缩放：每级右移 1 bit 防溢出，Q15 输入 → Q2.13 输出。
- 实时：双缓冲，上一帧 FFT 同时采集下一帧，延迟 2N/Fs。
在 180MHz Cortex-M7 上，1024-pt RFFT < 50μs，满足 48kHz 实时谱分析。
多速率处理：抽取 / 插值与高效滤波
多速率降低采样率节省计算，如抽取 M=4：低通 Fc= Fs_new/2，后 CIC 或半带 FIR 抽取。CIC 滤波器无乘法，仅累加 / 差分，适合前级抽取。
实现策略：
- CIC：K 级积分 + 抽取 + 梳状，衰减 13K dB/oct，但 droop 需补偿 FIR。
- 半带 FIR：奇系数为 0，计算减半，N=31，低通 Fc=0.45 Fs。
- 多相 FIR：P 分支并行，每支 N/P 抽头，切换相位实现任意率。
参数：
- 抽取 M=4，CIC K=3，后 FIR N=64，过渡带 0.1 Fs_new。
- 插值 L=3，零插 + 低通，保持通带平坦。
- 缓冲：帧长 Fs/M * 帧数，overlap-save 卷积防 aliasing。
节省：纯单率 FIR 64-tap 48kHz → 多率后计算降 75%。
定点量化与溢出管理
嵌入式 DSP 偏好定点避浮点单元缺位。Qmn 格式：1 符号 + m 整数 + n 小数位，总字长 W=m+n+1。
量化策略：
- 输入：ADC 14-bit → Q1.14。
- 系数：h [k] Q1.15，误差 < 0.001 dB。
- 累加器：32-bit Q1.30，饱和检测：if (acc> 0x7FFF0000) acc=0x7FFF0000。
- 噪声：白噪声功率 σ^2 = Δ^2 /12，Δ=2^{-n}，SNR ≈ 6.02n +1.76 dB。
工具：MATLAB Fixed-Point Designer 仿真量化效应，自动转换浮点→定点。
实时流水线优化：ARM/FPGA 部署
流水线拆算法为阶段：采集→预滤（FIR）→降采（多率）→FFT→后处理。CMSIS-DSP 加速：arm_fir_f32 vs arm_fir_q15（5x 快）。
优化清单：
- DMA：ADC→内存，零 CPU 开销。
- 中断：帧完成 IRQ，优先级最高。
- 监控：SNR 阈值 < 40dB 报警；CPU 负载 < 80%。
- 回滚：浮点参考模型验证定点偏差 < 0.1 dB。
示例 ARM Cortex-M4 管道：48kHz 16ch，FIR + 多率 + 1024 FFT，总延迟 10ms，功耗 < 50mW。
这些设计在实际如雷达、音频设备中验证可靠。落地时，从 MATLAB/Simulink 原型生成 C 代码，QEMU 仿真后上板。
资料来源：
- Hacker News: DSP 101 Part 1 (analog.com)
- MATLAB DSP System Toolbox 文档
- ARM CMSIS-DSP 库与 CSDN Cortex-M 部署教程
（正文字数：1256）