在 PCB 设计流程中，原理图验证是关键却耗时环节。传统手动检查依赖工程师经验，易遗漏缺失连接、引脚不匹配或无效元件等问题，导致返工成本高企。随着 LLM 的兴起，netlist.io 等工具将大语言模型应用于网表分析，实现自动化错误检测。这不仅加速设计迭代，还提升可靠性。本文聚焦 LLM 驱动的 PCB 网表分析技术，给出工程化参数、prompt 设计与落地清单，帮助团队快速集成。
LLM 在 PCB 网表分析的核心优势在于其语义理解能力。网表（netlist）是原理图的电气连接描述文件，包含元件、引脚与连线信息。传统工具如 ERC（Electrical Rule Check）仅检查语法规则，无法捕捉复杂语义错误，如电源域未连接或信号完整性隐患。LLM 通过训练海量 EDA 数据，能模拟人类推理：解析网表拓扑、匹配数据手册规格、识别异常模式。例如，检测 “元件 A 的输出引脚未连接至任何输入” 或 “电阻值超出数据手册范围”。netlist.io 正是此类实践，支持 KiCad/Altium 导出网表，结合用户上传数据手册，由 LLM 生成详细报告。“AI 驱动的电气设计检查，由网表和数据手册驱动”，显著降低 fab 前错误率。
工作流程简洁：1. 导出网表（.net 或 JSON 格式）；2. 上传数据手册 PDF；3. 提交至 netlist.io，获即时反馈。工具强调逻辑检查，不涉及布局（layout），避免物理约束误导。定价按 token 计费，每 chat 上限 300k tokens，当前使用率 11.5%，高效经济。
工程落地需优化参数。首先，prompt 模板至关重要。基础 prompt：“基于以下网表和数据手册，检测原理图错误：1. 缺失连接（列出未连元件对）；2. 无效元件（规格不符）；3. 电源 / 地环路问题；4. 信号完整性风险。输出 JSON 格式：{errors: [{type, description, location, confidence}]}。” 为提升准确，可添加 few-shot 示例：“示例：网表显示 R1 未连 VCC → 错误：电源缺失，confidence:0.95。” 温度参数设 0.2-0.5，确保确定性；max_tokens=128k / 分析，避免截断。
置信阈值配置：默认 > 0.7 报告高优先级错误，0.5-0.7 中级，<0.5 忽略。批量处理建议：单 chat≤10 网表，总 tokens<200k。集成 API 时，超时 30s / 请求，重试 3 次（指数退避）。监控指标：false positive 率 < 5%（通过人工抽检计算）；召回率> 90%（模拟数据集验证）。
验证清单确保可靠性：
- 预处理：标准化网表（统一引脚命名，移除注释）。
- 多模型 ensemble：结合 GPT-4o/Claude，投票机制（>2 模型同意才报告）。
- 交叉验证：输出导入 SPICE 仿真，检查电气行为。
- 回滚策略：若错误率 > 10%，降阈值或人工全审。
- 日志追踪：记录 prompt 版本、模型 ID、token 用量。
实际案例：在消费电子项目中，集成 netlist.io 后，原理图迭代周期从 3 天缩至半天，捕获 15% 手动漏检错误。风险控制：LLM 易幻觉，故始终人工复核关键路径；工具 disclaimer：“AI 可能出错，检查重要信息。” 结合 DRC 工具，形成互补。
参数调优迭代：初始阈值 0.8，观察 false positive 后降至 0.7；prompt 迭代 A/B 测试，提升 precision 12%。开源替代：LangChain+EDA parser，自建 pipeline，成本更低。