车库Z2芯片光刻制备：掩模对准仪构建、光刻胶涂布/显影与等离子刻蚀

车库级集成电路制造看似遥不可及，但 Sam Zeloof 的 Z2 芯片证明，通过自制设备与精细参数控制，即可实现晶体管级光刻工艺。该项目聚焦 mask aligner 构建、光刻胶 (photoresist, PR) 涂布 / 显影及等离子刻蚀 (plasma etching)，产出 1200 个 10μm 多晶硅栅 NMOS 晶体管阵列，阈值电压 (Vt) 仅 1.1V，泄漏电流 932pA (Vds=2.5V)，on/off 比 4.3e6，性能媲美 1971 年 Intel 4004 工艺 [1]。

自制 Mask Aligner：DLP 无掩模投影光刻仪

传统 mask aligner 依赖昂贵汞灯与精密对准，Zeloof 采用 maskless 方案：基于 DLP 投影仪 (Digital Light Processing) 的 Mark IV stepper。核心组件包括二手 Nikon 显微镜、自定义光学镜头组 (聚焦 365nm UV 光源，衍射极限分辨率 < 250nm)、LabView 控制的 XYZ 平移台与真空卡盘，支持 2 英寸 (50mm) 晶圆自动步进曝光。

构建要点：

• 光源：UV LED 阵列或汞灯，强度～80mW/cm²@365nm，确保厚 PR 均匀曝光。
• 投影系统：DLP 芯片投射 PS 设计的 16:9 掩模图案，缩放至晶圆尺寸，曝光场～蓝点直径，手动 / 自动步进 (每场 9s)。
• 对准：计算机视觉 + 参考标记，精度 < 3μm；真空卡盘固定晶圆，避免振动。
• 参数：曝光剂量视 PR 厚度，Z2 用～140-210mJ/cm²；步进间隙 < 100μm，观察掩模反射判断距离。

此设计成本 <7500 美元，体积紧凑 (无需洁净室)，支持多层对准，Z2 用 4 掩模 (活跃区、栅极、接触、金属)，对准误差控制在 1μm 内，避免寄生电容。该 aligner 是车库 fab 核心，扩展至 sub-μm 需升级 18bit DAC 与 beam blanker。

光刻胶涂布与显影：旋涂参数优化

PR 涂布是光刻起点，Zeloof 选 AZ MiR 701 (薄氧化物图案，1.5μm) 与 AZ 4210 (Al 层，3.5μm)，正性胶，便宜易得 (冷藏保存，避免变质)。

涂布清单：

1. 预处理：脱水烘烤 (至 700°C 恢复疏水面)，HMDS 蒸气底漆 (200°C，单分子层增强粘附)。
2. 旋涂：3000-4000rpm，30s，100μL 胶液；厚度 1-3.5μm。
3. 软烘：90-95°C 热板，1min，去溶剂。
4. 曝光：aligner 步进，剂量依厚度 (厚胶需更高)。
5. 显影：2% KOH 或 TMAH，1min；超声辅助均匀。
6. 硬烘：145°C 近软化点，30min，提升抗蚀性 (BOE/HF 耐受)。

Z2 PR 用于活跃区图案 (定义 S/D 井)、栅极刻蚀 (poly-Si)、接触窗 (Oxide etch)。硬烘 PR 作场介质 (250°C，1μm 厚)，替代 CVD SiO2。显微镜检查图案，若漂胶则增 HMDS / 厚度。丙酮超声剥胶，残留用 O2 RIE+Piranha。

等离子刻蚀与晶体管集成：RIE 参数落地

Z2 “gate-first” 工艺避场氧化，用预存 poly-Si 晶圆 (10nm gate ox +300nm poly)，焦点 plasma etching 定义栅极 / 接触。Zeloof 自制 RIE (反应离子刻蚀)，气体 CF4/CHF3 (Oxide)、SF6 (poly-Si)、HNO3 湿备选。

刻蚀参数：

• SiO2 接触窗：1% HF 或 RIE (CF4/CHF3，50-100mTorr，偏压控制各向异性)，蚀刻率～20min/6000Å(20°C BOE：NH4F 20-30g/50mL HF +Triton X-100)。
• Poly-Si 栅：SF6 RIE 或 HNO3 湿蚀，~300nm 厚，自对准 S/D 扩散 (>1000°C 管式炉，P509 掺杂 45min)。
• 金属：热磷酸 (50°C)，Al 1μm 蒸镀后图案。

集成流程：

1. 图案活跃区，蚀 poly 暴露 ox，磷扩散 S/D。
2. 蚀栅定义 channel。
3. 沉积硬烘 PR 介质，蚀接触。
4. Al 蒸镀 / 溅射，湿蚀互连。

监控：profilometer 测栅厚 (Å 级)，SEM 横截 (尘粒定位短路)，HP4145A IV 曲线 (Vth=1.1V，Cgs<0.9pF)。良率～8%(1/12 完美，常见 S/D 短路 bulk 尘污染)。

风险与回滚：

• 尘污染：无洁净室，阈值 > 1μm 颗粒致短路；监控：HEPA 预滤 + glovebox，回滚弃批重做。
• 对准漂移：<3μm 阈值超标重曝光；自动化视觉对准。
• 安全：HF/RIE 气体，通风 + 中和；高温炉 > 1000°C，Inconel 部件避污染。
• 变异：Vt 波动 ±0.5V，统计 10x 阵列优化扩散时间。

Z2 验证车库 fab 潜力：15 芯片 1500 transistors，至少 3 功能 (1 完美，2~80%)，超 Z1 200 倍。扩展 CMOS 需 poly 沉积 (激光退火非晶 Si)。

资料来源： [1] Sam Zeloof, Z2 IC: "The Z2 has 100 transistors on a 10µm polysilicon gate process." https://sam.zeloof.xyz/second-ic/ [2] Zeloof Blog, Chemicals/Etch: "HF (1%) or CF4/CHF3 RIE; HNO3 for poly etch or SF6 RIE." https://sam.zeloof.xyz/