当我们谈论大语言模型推理加速时，常规思路是在通用 GPU 或专用加速器上优化计算图与内存访问。然而初创公司 Taalas 带来了一种截然不同的思路：将训练完成的模型权重直接 “蚀刻” 到芯片晶体管中，用近内存计算（Near-Memory Computing）的架构彻底消除传统计算范式中计算单元与存储单元之间的数据传输瓶颈。这种做法不仅重新定义了芯片设计流程，更在模型压缩与硬件架构之间建立了前所未有的协同关系。
近内存计算架构的核心机制
传统 AI 加速器的架构困境在于：无论 GPU、TPU 还是其他 XPU，都必须从外部 HBM（High Bandwidth Memory）或 DDR 显存中读取权重数据，再送入计算阵列进行矩阵乘法。这种计算与存储分离的冯・诺依曼架构导致严重的内存带宽瓶颈 —— 模型规模越大，权重搬运消耗的能耗与延迟就越显著。Taalas 的 Hard Coded Inference（硬编码推理）架构从根本上改变了这一局面。
Taalas HC1 芯片采用两层核心结构：掩模 ROM（Mask ROM）召回结构与 SRAM 召回结构并行工作。前者负责存储模型权重，后者负责存储 KV 缓存、LoRA 适配器及其他运行时可变状态。掩模 ROM 召回结构的独特之处在于，其每个晶体管单元可以同时承担两项功能 —— 存储 4 位量化权重，并在同一晶体管内完成与该权重相关的乘法运算。这意味着一个晶体管既是一个存储单元，也是一个计算单元，真正实现了近内存计算甚至于是内存内计算（In-Memory Computing）的理想形态。
这种设计的密度极其惊人。HC1 芯片采用台积电 6 纳米 N6 工艺，芯片面积达 815 平方毫米，集成约 530 亿个晶体管。在第一代产品中，单颗芯片可承载 80 亿参数的量化模型。Taalas 声称这一密度达到 “疯狂” 级别，而实现这一密度的关键技术正是单晶体管存储加计算的巧妙 trick。需要指出的是，这种做法在数字电路层面完全可行，并非物理层面的模拟计算 —— 它只是一个之前未被业界探索的工程实现路径。
模型压缩与硬件的协同设计
将模型直接写入硬件，意味着模型压缩不再仅仅是软件层面的优化手段，而是与芯片物理设计深度耦合的工程决策。Taalas 的方案依赖于极端的量化策略：目标模型通常采用 3 到 4 比特权重量化，使得数十亿参数的模型能够被压缩到单颗芯片的掩模 ROM 之中。这种量化方式本身就是一种有损压缩 —— 相较于全精度 GPU 部署，模型质量会有所下降。但 Taalas 将其定位为一种明确的工程权衡：以轻微的质量损失换取指数级提升的推理吞吐量与能效比。
这种协同设计的另一个关键在于权重布局与数据流的高度定制化。当模型权重被 “硬连线” 到芯片结构中时，模型的计算图直接决定了芯片内部的路由结构与数据流动路径。这意味着每一颗 Taalas 芯片在物理层面都是针对特定模型架构量身定制的 —— 从 Llama 3.1 8B 切换到另一个架构不同的模型，需要重新进行芯片设计。然而，Taalas 采用了结构化 ASIC（Structured ASIC）方法，仅需更改两层金属掩模即可适配新模型，从冻结权重到交付可部署的 PCIe 卡仅需约 60 天。这种工作流与台积电的制造流程深度优化，使定制化芯片在经济上变得可行。
SRAM 召回结构在这一协同设计中扮演了灵活性的角色。尽管权重本身被固化在掩模 ROM 中，但 SRAM 部分可用于加载 KV 缓存、运行时激活以及 LoRA 风格的适配器权重。这种设计允许客户在不完全重新流片的前提下，对模型行为进行微调与定制 —— 这是一个在极致专业化与适度灵活性之间取得平衡的关键工程决策。
工程权衡与生态系统风险
任何架构都有其取舍。Taalas 的近内存计算方案最显著的权衡在于模型灵活性与迭代速度的牺牲。当模型架构快速演进时，芯片的物理设计可能难以跟上新版本的发布节奏 —— 从 Llama 3.1 到 Llama 4 可能意味着需要重新流片。尽管 Taalas 将这一周期压缩至约两个月，且仅需改动两层金属，但相较于软件层面的模型更新，硬件迭代的颗粒度仍然粗得多。这一架构最适合的应用场景是推理成本与延迟占主导、模型相对稳定的大规模生产部署，而非需要频繁切换模型的实验环境。
从系统层面来看，由于权重无需从外部存储读取，HC1 卡的 PCIe 带宽足以支持多卡流水线并行，无需像传统 GPU 集群那样依赖高带宽互联或液冷系统。单卡功耗约 200 瓦，双路 X86 服务器可容纳约十块 HC1 卡，整体系统功耗控制在 2500 瓦左右。这种简洁的系统配置降低了部署门槛，但也意味着生态系统的成熟度与软件栈的丰富程度仍需时间检验。
资料来源：本文核心事实引自 The Next Platform 对 Taalas 联合创始人 Ljubisa Bajic 与产品副总裁 Paresh Kharya 的专访报道，该文详细披露了 HC1 芯片的架构设计与制造流程。