低成本8通道脑电采集板设计：ADC分辨率、输入阻抗与共模抑制工程实践

在脑机接口研究日益普及的今天，如何以有限预算构建可靠的 8 通道脑电采集系统，是许多个人研究者和创客面临的核心工程挑战。脑电信号的幅度通常在微伏级别，频率范围集中于 0.5 Hz 至 50 Hz 区间，同时面临着 50/60 Hz 工频干扰的严峻考验。这些物理特性决定了脑电采集硬件必须在分辨率、噪声性能、共模抑制和功耗四个维度同时达到可接受的工程阈值。本文以 ADS1299 和 AD7771 这两款主流生物电采集芯片为核心参考，结合开源硬件项目的数据指标，系统阐述低成本 8 通道脑电采集板的器件选型依据和关键电路设计参数。

24 位 ADC 的必要性：分辨率与动态范围的工程解读

脑电信号的幅度范围大致在 1 μV 至 100 μV 之间，而临床级脑电设备需要分辨低至 0.5 μV 的信号变化。表面看来，12 位 ADC 在 ±1 mV 输入范围内即可提供约 0.5 μV 的理论分辨率，似乎已能满足需求。然而这一分析忽略了信号动态范围的实际分布和噪声底的决定性影响。TI 的 ADS1299 是一款专为本应用场景设计的 24 位模数转换器，其数据手册标注的输入参考噪声仅为 0.48 μV rms（采样率 250 SPS 时），这意味着在有用信号频带内，转换器的本底噪声已经接近待测信号的量级。24 位分辨率的核心价值不在于区分 0.5 μV 的绝对变化，而在于提供足够的动态范围余量，使得微弱信号在经过可编程增益放大器放大后仍能充分利用 ADC 的满量程范围，同时保持足够的信噪比冗余度。

从动态范围的角度计算，24 位 ADC 的理论动态范围为 144 dB（6.02×24），而实际可用动态范围通常受限于参考噪声和系统噪声底。以 ADS1299 为例，其在单通道模式下的动态范围约为 110 dB（相对于输入端），对于典型输入信号幅度为 10 μV 至 50 μV 的稳态视觉诱发电位信号，这个动态范围提供了约 80 dB 的信号裕量。设计者在选型时不应盲目追求更高采样率 ——ADS1299 支持最高 16 kSPS 的采样率，但用于脑电采集时通常配置在 250 SPS 或 500 SPS，这一方面是为了满足奈奎斯特采样定理对 50 Hz 信号的要求，另一方面也通过过采样技术进一步降低带内噪声。值得注意的是，开源项目 FreeEEG32 采用的 AD7771 芯片在 32 kSPS 采样率下可实现 107 dB 动态范围，但该项目固件将实际采样率优化为 512 SPS，以确保在所有 32 通道同步采集时仍能保持低噪声性能。

对于预算极为敏感的 8 通道设计，ADS1299-4（4 通道版本）或 ADS1299-8（8 通道版本）提供了高度集成的单芯片解决方案，集成了可编程增益放大器、右腿驱动电路和内部参考电压产生器，显著降低了 PCB 布线和调试复杂度。AD7771 则提供了更灵活的架构选择，每个芯片包含 8 个同步采样通道，支持最高 8 倍的可编程增益放大，适合构建 16 通道及以上的高密度系统，但在 8 通道场景下其功耗和成本优势不如 ADS1299 明显。

输入阻抗设计：电极 - 放大器接口的阻抗匹配

脑电信号从头皮采集点到放大器输入端之间存在复杂的阻抗网络。干燥电极与皮肤之间的接触阻抗通常在 10 kΩ 至 100 kΩ 范围，而湿润电极（使用导电凝胶）可将接触阻抗降低至 1 kΩ 至 10 kΩ。根据欧姆定律，放大器的输入阻抗直接决定了其对被测信号的分压程度 —— 若放大器输入阻抗仅为 1 MΩ，而电极 - 皮肤阻抗为 50 kΩ，则信号在进入放大器之前已被衰减约 5%。临床标准要求脑电放大器的差分输入阻抗不低于 100 MΩ，以确保在各种电极条件下均能保持信号保真度。

在电路设计上，实现高输入阻抗需要在放大器前端采用特定架构。ADS1299 的差分输入阻抗在数据手册中标注为 50 MΩ（典型值），这一数值看似不高，但配合其内部的可编程增益放大器（增益范围 1 至 24 倍）和右腿驱动反馈网络，实际系统级输入阻抗可通过外部缓冲电路提升至 1 GΩ 以上。设计要点在于在每个差分输入通道与 ADS1299 之间增加一个运算放大器缓冲级，选择具有 pA 级输入偏置电流的低噪声仪表放大器，如 Texas Instruments 的 INA 系列或 Analog Devices 的 AD8421。这类仪表放大器在 1 kHz 带宽下的输入偏置电流可低至 20 pA，对 10 μV 信号的附加误差小于 0.2 nV，完全可忽略不计。

对于嵌入式部署场景，还需考虑输入保护电路对输入阻抗的影响。典型的 ESD 保护二极管（如 STMicroelectronics 的 ESDA25LC）具有数 pF 级别的结电容，在高频信号采集时会造成显著的信号衰减。设计者应在保护电路与放大器输入之间串联 100 Ω 至 1 kΩ 的限流电阻，同时选择具有低结电容（小于 1 pF）的瞬态抑制二极管。此外，输入偏置电路的设计也不容忽视 ——ADS1299 推荐在非反向输入端与地之间连接阻抗匹配的网络，以最小化输入偏置电流造成的直流偏移。

共模抑制比：工频干扰克星的核心参数

50 Hz 或 60 Hz 的市电交流干扰是脑电采集面临的最顽固噪声源。这些干扰通过空间电磁辐射和接地回路耦合到采集系统中，其幅度可能达到毫伏级别，远超脑电信号数百倍。共模抑制比（CMRR）衡量放大器抑制两端同时出现的同相信号的能力，是评估脑电前置放大器性能的核心指标。ADS1299 的数据手册标注其 CMRR 为负 110 dB，这意味着理论上方框中 1 mV 的共模干扰在输出端将被抑制至 0.316 μV—— 恰好接近脑电信号的幅度范围。

实际设计中达到高 CMRR 需要多个技术手段协同作用。首先是 PCB 布局的对称性 —— 差分信号走线应保持等长、等宽，且间距恒定，以利用差分对固有的共模抑制特性。任何不对称都会导致共模信号被部分转化为差模信号。其次是参考平面的完整性 —— 模拟地平面应尽量完整，避免被数字信号走线分割，模拟与数字区域应在单点连接。第三是右腿驱动（Right Leg Drive）电路的实现，该技术通过检测共模电压并反相放大后驱动患者参考电极，形成负反馈回路，强制降低人体上的共模电压。ADS1299 集成了右腿驱动放大器，设计者只需按照数据手册推荐的外围电路连接即可。典型的右腿驱动电阻选择 10 MΩ 至 50 MΩ，配合 100 pF 至 470 pF 的滤波电容，在保持相位稳定性的同时最大化工频干扰抑制深度。

对于 8 通道同步采集系统，各通道之间的串扰也需要关注。CMRR 不仅指差分放大器对共模信号的抑制能力，还包括通道间隔离度。ADS1299 各通道间的串扰抑制优于 - 100 dB（在 1 kHz 时），这一指标在常规脑电采集中足够使用，但若需同时采集高频 EMG 信号，则需在电路板上为不同信号类型设置物理隔离区域或增加通道间屏蔽。

功耗预算：嵌入式部署的电源设计框架

嵌入式脑电设备的功耗预算直接决定了电池续航能力和散热设计策略。以 8 通道、24 位 ADC 为核心的采集系统，典型功耗分布如下：ADC 芯片本身在正常工作模式下消耗约 5 mW 至 10 mW（ADS1299 约 5 mW，AD7771 单通道约 8 mW），微控制器根据主频设置消耗 50 mW 至 200 mW（STM32H7 在 480 MHz 全速运行时可能超过 200 mW，但可通过动态电压频率调节降至 50 mW），模拟电源部分的 LDO 稳压器根据负载消耗 1 mW 至 20 mW，蓝牙或 Wi-Fi 无线模块在持续传输时消耗 50 mW 至 100 mW。

对于电池供电的便携式设计，推荐采用分时供电策略：在需要采集数据时唤醒 ADC 和微控制器，完成数据缓存后进入深度睡眠模式，仅维持实时时钟和极少部分 IO 电路的供电。这种方式可将平均功耗降低一个数量级。以采样率 250 SPS、每样本 24 位计算，每通道每秒产生 7500 bit 数据，8 通道合计 60 kbps—— 这个数据率完全适合低功耗蓝牙（BLE 5.0）的传输能力，BLE 模块的平均功耗可比 Wi-Fi 降低 80% 以上。

电源噪声是影响脑电信号质量的关键因素。ADC 的模拟电源推荐使用低噪声 LDO（如 TI 的 TPS7A 系列），并在 LDO 输入输出端增加 10 μF 和 100 nF 的去耦电容组合。对于多电源轨系统（如同时需要 ±2.5 V 模拟电源和 3.3 V 数字电源），应优先确保模拟电源的纹波低于 10 μV rms。FreeEEG32 项目采用了分离的 USB 端口分别隔离电源和逻辑信号，这一设计选择既满足了医疗设备的安全标准，也有效降低了地环路引入的噪声。

设计验证与调试清单

完成硬件焊接后，系统级验证应按以下步骤推进：首先是静态电流测量，脱离传感器和信号源，测量各电源轨的静态消耗，确保与理论值偏差不超过 20%；其次是开路噪声测试，在输入端开路状态下采集数据，通过频谱分析确认本底噪声在 0.5 Hz 至 100 Hz 频段内低于 3 μV p-p（对应约 0.5 μV rms）；第三是共模抑制测试，在两输入端同时注入 1 mV rms、50 Hz 的共模信号，测量输出端残余信号幅度，计算实际 CMRR；最后是输入阻抗测试，通过串联已知电阻（如 1 MΩ）并测量信号衰减比例，验证前端阻抗是否达到设计目标。

对于开源参考设计，OpenBCI 的 Cyton 系列提供了成熟的 ADS1299 实现方案，配套固件和上位机软件生态完整，是初学者的理想学习起点。FreeEEG32 项目则展示了多 ADC 协同设计的能力边界，其采用的四片 AD7771 架构在保持低噪声的同时实现了 32 通道同步采集，其固件优化策略值得在 8 通道设计中借鉴。

结语

设计一款满足研究级标准的低成本 8 通道脑电采集板，核心在于在 ADC 分辨率、输入阻抗、CMRR 和功耗四个维度之间找到工程平衡。24 位 ADC 并非性能过剩的规格，而是为微弱脑电信号提供了必要的动态范围余量；输入阻抗的设计需要综合考虑电极条件、保护电路和缓冲级选型；CMRR 的优化则是系统级的工程挑战，涉及 PCB 布局、参考设计和右腿驱动等多个环节；功耗预算决定了设备的便携性和续航能力，需在功能完整性和电池容量之间做出取舍。遵循本文给出的参数阈值和设计原则，配合开源项目的调试经验，开发者能够在 500 美元以内的器件成本内构建出性能接近临床级的 8 通道脑电采集系统。

资料来源：本文技术参数参考 TI ADS1299 数据手册、ADI AD7771 规格书，以及 FreeEEG32 开源项目（Crowd Supply）的公开技术文档。

ai-systems