ESP-EEG 低成本 8 通道脑电采集模块的模拟前端布局与系统设计

在脑电信号采集领域，商业设备长期被高端实验室垄断 —— 一套 32 通道以上的脑电系统往往标价数千至上万美元，将研究门槛牢牢钉在资金充裕的机构一侧。ESP-EEG 项目试图打破这一壁垒，它以 TI 的 ADS1299 模拟前端芯片为核心，配合 Espressif 的 ESP32-S3 微控制器，构建一块价格可控制在百美元以内的 8 通道脑电采集模块。本文从系统架构出发，聚焦模拟前端的噪声抑制策略、参考电极与右腿驱动电路的设计细节、PCB 布局的关键约束，以及固件端低功耗采集的参数配置。

系统架构分层概述

从数据流的角度看，整个系统可以划分为四个层级：传感器层（电极与被试之间的接触界面）、模拟前端层（ADS1299 内部的信号调理与模数转换）、数字通信层（ESP32-S3 通过 SPI 读取转换结果）以及后处理层（Wi-Fi / 蓝牙上行至终端或云端）。每一层的设计决策都直接影响最终可用的信号质量，理解层级之间的交互边界是设计的第一步。

ADS1299 是一款专门面向生物电势测量的 24 位模数转换器，单芯片集成 8 个低噪声可编程增益放大器（PGA）、8 路 ADC 通道、用于右腿驱动的放大器以及内置振荡器。它支持最高 16kSPS 的采样率，对于 EEG 而言，典型配置在 250SPS 或 500SPS 即可满足需求，留出充足的超采样裕量用于后续数字滤波。ESP32-S3 在这套架构中扮演数据汇聚与传输的角色，其双核 240MHz 的算力足以在实时采集的同时运行简单的在线特征提取（如功率谱密度计算），但设计者需要严格管理 SPI 时钟速率与 DMA 缓冲深度，以避免丢帧。

模拟前端噪声分析：从哪里来，到哪里去

脑电信号的幅度范围约为 5μV 至 100μV，分辨率需求在微伏级别，这意味着模拟前端的噪声地板必须控制在 1μVrms 以下。ADS1299 的输入参考噪声在 PGA=6 时典型值为 0.83μVrms（0.5–40Hz 带宽），已经接近 EEG 所需量级，但实际系统中噪声来源远不止 ADC 本身。

电极 - 皮肤界面的热噪声与极化噪声是最前端的干扰源。金属电极与皮肤之间形成的半电池电位可达数十毫伏，且随温度和皮肤状态漂移。采用干电极时此项尤为突出，因为干电极与头皮之间难以建立稳定的低阻抗接触；湿电极通过导电凝胶将接触阻抗降至 5kΩ 以下，但凝胶在 30–60 分钟内会逐渐脱水，接触阻抗随之上升。ADS1299 内置的偏置驱动（bias drive）功能可在一定程度上中和直流偏移，但无法根治界面噪声，设计师必须在硬件端引入适当的滤波网络。

电源纹波与地环路是第二类主要噪声源。ESP32-S3 的开关电源在 100kHz–1MHz 频段会产生显著纹波，若电源平面与模拟信号平面共享或隔离不足，这些纹波会直接耦合进 PGA 输入。工程实践中通常采用分层策略：模拟域使用低噪声 LDO（如 TPS7A20）单独供电，数字域由 ESP32-S3 的内部 DC-DC 供电，两域之间通过铁氧体磁珠串联，并在电源引脚附近放置 10μF + 100nF 的退耦电容阵列。此外，PCB 布局中应将模拟地和数字地在单点汇合，避免形成跨越整个板面的地环路。

电磁干扰在现代电子环境中几乎无处不在。市电 50/60Hz 及其谐波是最强的共模干扰源，人体相当于一根高效天线，不断接收环境电磁噪声。ADS1299 通过右腿驱动（Right Leg Drive，RLD）技术来解决这一问题：将测得的共模电压反相放大后驱动被试的身体（如耳垂或乳突电极），形成一个负反馈回路，将共模干扰抑制 30–40dB 以上。RLD 电路的设计质量直接决定了 50Hz 工频干扰的残留水平。

参考电极设计与右腿驱动实现

参考电极的选择是 EEG 测量中最容易被忽视、却对信号质量影响最大的设计决策之一。理想情况下，参考电极应位于电学上 "零电位" 的位置 —— 即不受脑电活动影响、且接触阻抗极低。临床和科研级脑电系统通常使用耳垂电极作为参考，因为耳垂的血供相对稀疏，电活动接近静息状态。但对于低成本便携系统而言，耳垂电极增加了被试侧的硬件复杂度。

ADS1299 支持将内部参考电极（AVDD – A VSS 之间的中点）作为参考，或者使用专用参考电极引脚。若采用内部参考，电路设计更为简洁，但直流偏移会叠加到所有通道上；若采用外部参考电极，则需在 PCB 上为参考电极单独布线，并确保其走线与信号通道等长、等宽、以相同间距布线以维持共模抑制比（CMRR）。实践中，外置参考电极方案在 8 通道阵列上是更稳健的选择。

右腿驱动电路的实现需要关注两个关键参数：驱动强度与稳定性余量。ADS1299 的 RLD 输出引脚可驱动数百微安的电流用于反馈，在正常操作中，RLD 电流应控制在 ±100μA 以内以避免刺激被试。电路板上 RLD 走线应使用防护走线（guard trace）包裹，即在 RLD 走线两侧并行铺设地平面走线，将电场耦合降至最低。若使用耳垂作为右腿驱动点，从 PCB 到耳垂的连接线应使用屏蔽电缆，并将屏蔽层在 PCB 端接地，在耳垂端浮空。

PCB 布局的关键约束

在混合信号 PCB 上，模拟前端的布局质量几乎决定了整块板的性能上限。以下是 ESP-EEG 这类 8 通道脑电模块在布局阶段必须满足的约束条件。

分区隔离是第一原则。PCB 应划分为三个区域：模拟域（ADS1299、基准电阻、退耦电容、LDO）、数字域（ESP32-S3、USB 桥接、晶振）以及接口域（电极连接器、外部电源）。模拟域与数字域之间的边界应清晰，跨越边界的信号线不得超过超过 2–3 根（主要为 SPI 总线和电源线），且 SPI 信号应使用地线夹持（ground guarding）—— 即在 SPI 时钟和数据线两侧并行布置地线，将高速开关噪声拦截在数字域一侧。

走线阻抗与匹配在 SPI 通信中需要特别留意。ADS1299 的 SPI 最高时钟频率为 2MHz（标准模式）或 4MHz（高输出驱动模式），对于 10cm 级别的走线而言，阻抗匹配并非严格必要，但 ESD 保护和过孔数量应尽量控制。信号线应避免穿过高密度过孔区域，每增加一个过孔都会引入 pH 级别的寄生电感，在高速开关沿上叠加振铃。

地平面完整性是噪声抑制的基础。PCB 应保留完整的铺铜层作为模拟地平面，仅在必要的过孔位置开槽。分裂地平面（split ground plane）在新手设计中是一个常见的误区 —— 将模拟地和数字地物理分割看似直观，实际上会在两域交界处形成跨越式地环路，将噪声从数字域引入模拟域。更稳妥的做法是使用单一完整地平面，仅在单点将模拟和数字供电的返回路径分隔。

电极走线的对称性直接影响 CMRR。8 通道的电极从连接器到 ADS1299 输入端的走线应等长且等间距布局，这样共模干扰信号在每条通道上的耦合路径相同，ADS1299 的内部共模抑制特性可以均匀发挥作用。若通道 1 走线 5cm 而通道 8 走线 8cm，额外的走线长度差会在高频段引入差分相位误差，降低空间滤波的准确性。

低功耗采集的固件参数配置

硬件布局确定后，固件端的参数配置决定了系统在实际部署中的功耗表现与信号完整性。ESP32-S3 提供了多种功耗管理策略，ESP-EEG 项目在固件设计中通常采用以下配置组合。

SPI DMA 模式是避免 CPU 干预导致丢帧的标准方案。ADS1299 每完成一次 250SPS 的采样，会在 DRDY 引脚上产生一个低脉冲，ESP32-S3 配置为 DRDY 下降沿触发 DMA 传输，将 8 通道 × 3 字节的转换结果自动写入一个循环缓冲区（RING_BUFFER）。CPU 仅在缓冲区过半或达到阈值时才介入处理，将数据封装后通过 Wi-Fi 推送至终端。此模式下 CPU 的有效占用率可降至 5% 以下，使系统能够在空闲时进入浅睡眠状态。

采样率与功耗的权衡需要根据应用场景精细调节。ADS1299 支持的采样率包括 250SPS、500SPS、1kSPS、2kSPS、4kSPS 和 16kSPS。250SPS 是 EEG 睡眠研究和运动想象脑机接口的标准配置；500SPS 在 SSVEP（稳态视觉诱发电位）场景中更优，因为需要捕获更高频率的刺激响应；16kSPS 虽可用作心电或 EMG，但会显著增加 ESP32-S3 的 DMA 中断频率和 Wi-Fi 带宽压力。功耗方面，以 250SPS 运行时系统电流约 40mA，若提升至 1kSPS 并持续 Wi-Fi 传输，峰值电流可达 80–100mA。

ADS1299 的功耗模式配置同样关键。芯片支持正常功耗（Normal Power）与低功耗（Low Power）两种模式。低功耗模式下 PGA 带宽略有下降，但对于 0.5–40Hz 的 EEG 频段而言几乎没有感知影响，而功耗可从每通道约 0.75mW 降至 0.4mW。固件应在非采集阶段（用户暂停或进入低功耗待机时）将 ADS1299 置于低功耗模式，通过 SPI 配置寄存器实现。

信号质量验证与可落地的调试参数

设计完成后，系统需要经过系统的验证流程才能确认其是否真正满足 EEG 采集的要求。以下是一组可操作的调试参数与阈值清单。

输入阻抗测试：在电极未连接的状态下，向 ADS1299 输入引脚注入 1mVpp 的测试信号，测量实际转换值与预期值的偏差。要求在 PGA=1 时偏差 < 0.1%，PGA=6 时偏差 < 0.5%。若偏差超出此范围，首先检查基准电阻（ADS1299 要求精确的 2.2MΩ 基准电阻，偏差应 < 1%）和电源纹波。

共模抑制比（CMRR）测量：将所有信号电极短接后施加 50Hz、1Vpp 的共模信号，测量未滤波状态下 50Hz 处的残留幅度。要求 CMRR > 80dB。若不满足，检查 RLD 电路布局与参考电极走线对称性。

基线噪声测量：在电极开路状态下连续采集 10 秒数据，计算 RMS 噪声值。要求在 0.5–40Hz 带宽内 RMS < 2μV。若基线噪声过高，首先排查 LDO 输出纹波，其次检查是否存在数字域噪声通过地平面耦合进入模拟域。

采样率稳定性测试：记录连续 60 秒内 DRDY 脉冲的时间戳，计算采样间隔的标准差。要求 Jitter < 10μs（对应 < 0.25% 的相对误差）。若 Jitter 过大，检查 ESP32-S3 的 DMA 配置和中断优先级设置，确保 Wi-Fi 任务不会抢占 DMA 完成中断。

功耗实测：使用万用表串联测量整板工作电流。在 250SPS 采集 + Wi-Fi 发送状态下，要求平均电流 < 60mA；在低功耗模式 + ESP32-S3 浅睡眠状态下，要求 < 5mA。这些参数决定了系统在使用 1000mAh 锂电池供电时的续航能力。

工程实践中的折衷与边界

在将这套设计迁移到实际产品时，有几个折衷点需要设计者根据目标场景做出判断。

湿电极 vs. 干电极是最根本的折衷。若产品面向医院或研究实验室，湿电极是唯一可接受的选择，设计师应在板边预留标准 1.5mm 间距的 Pin Header 或杜邦线连接器；若面向消费级脑电训练设备，干电极阵列是必然方向，此时需要在 PCB 的电极接触面增加镀金层或不锈钢弹片，并接受 20–30dB 的 CMRR 下降。

通道数 vs. 成本与功耗。八通道对于单人运动想象脑机接口已经足够，但对于需要双侧对比或听觉 Oddball 范式的场景则略显局促。ADS1299 支持菊花链模式，最多可将四片级联至 32 通道，但菊花链模式下 SPI 速率需降至 1MHz 以内，且 PCB 布局复杂度显著上升。设计师应在立项初期即确定通道数需求，避免后期改动模拟前端的分区设计。

实时性 vs. 续航。如果系统需要不间断地通过 Wi-Fi 推送原始数据流，ESP32-S3 的 Wi-Fi 发射电流（约 200mA 峰值）会成为功耗的主要来源，此时系统难以依靠电池支撑超过 4–5 小时；若允许本地存储后批量上传，可启用 ESP32-S3 的 Modem Sleep 模式将平均电流降至 15–20mA，续航可延长至 20 小时以上。

小结

ESP-EEG 项目展示了一条将专业级模拟前端芯片下放至爱好者层级的可行路径。通过以 ADS1299 为核心搭配 ESP32-S3，系统在百美元量级实现了 8 通道、24 位分辨率、1μVrms 以下噪声地板的脑电采集能力。然而，芯片级的性能参数只是起点 —— 真正决定最终信号质量的，是模拟前端的 PCB 布局策略、参考电极与右腿驱动的精细设计、以及固件端采样率与功耗的精细化配置。将这些维度上的设计约束落实到位，便能在低成本硬件上逼近实验室级 EEG 系统的信号质量基准。

资料来源

• TI ADS1299 Data Sheet (SCAS972B)，Texas Instruments
• Espressif ESP32-S3 Technical Reference Manual (REV 3.1)

systems