•2025年10月
systems

FPGA 数据包加密管道设计：WireGuard ChaCha20-Poly1305 与 NIC DMA 集成实现 100Gbps+ 吞吐

针对 WireGuard 的 ChaCha20-Poly1305 加密/解密，设计 FPGA 管道架构，并集成 DMA 与 NIC，实现超过 100Gbps 的线速 VPN 吞吐量，提供工程参数与监控要点。

在高性能网络环境中，软件实现的 WireGuard VPN 往往难以满足 100Gbps 以上的线速需求，这促使我们转向 FPGA 硬件加速，特别是针对其核心加密机制 ChaCha20-Poly1305 的数据包级管道设计。这种设计不仅能显著提升吞吐量，还能确保低延迟的加密处理，适用于数据中心或边缘计算场景。通过将加密管道与 NIC 的 DMA 集成，我们可以实现无缝的包流处理，避免 CPU 瓶颈，实现真正的硬件线速。

ChaCha20 是一种高效的流密码算法，由 Daniel J. Bernstein 设计，具有 256 位密钥和 96 位 nonce，支持并行计算而无需依赖 AES 指令集，这使其在 FPGA 上特别适合高吞吐实现。Poly1305 则作为消息认证码，提供一趟认证，确保数据完整性和真实性，二者结合形成 AEAD 方案，符合 RFC 8439 标准。在 WireGuard 中，每包加密涉及密钥派生、流生成和标签计算，这些操作在 FPGA 上可通过流水线并行化：首先，输入包从 NIC DMA 引擎直接加载到 FPGA 缓冲区；其次，ChaCha20 核心使用多个并行 quarter-round 单元处理 64 字节块；最后，Poly1305 累加器并行计算标签。证据显示，商用 IP 如 Xiphera 的 XIP2113H 在 Versal Prime 上单实例即可达 43 Gbps，通过多实例并行可轻松扩展至 100 Gbps 以上[1]。Silex Insight 的实现进一步证实，在 FPGA 上可实现 100 Gbps 吞吐，同时资源利用率控制在合理范围内[2]。

为了实现高效管道，设计需考虑时钟域和数据流同步。建议使用 300-400 MHz 时钟频率，ChaCha20 管道分为 20 轮迭代，每轮 4 个并行 quarter-round 操作，总延迟约 80-100 个时钟周期。对于 1500 字节 MTU 包，吞吐计算为：频率 × 块大小 / 延迟 ≈ 400 MHz × 512 字节 / 100 周期 ≈ 2 Gbps/核心，多核心并行（e.g., 64 核心）即可超 100 Gbps。Poly1305 部分采用树状累加器，处理 16 字节块，支持与 ChaCha20 流并行执行，减少整体流水线深度。

DMA 集成是关键，确保 NIC（如 Xilinx AXI Ethernet）与 FPGA 加密引擎的无缝桥接。使用 Scatter-Gather DMA 模式，配置描述符队列深度为 1024，支持零拷贝传输：NIC 接收包后，DMA 引擎直接将描述符推送至 FPGA FIFO，加密后结果 DMA 回 NIC TX 环。参数设置包括：DMA 突发大小 256-512 字节，匹配加密块；优先级队列（QoS）确保 VPN 流量优先，阈值设为 80% 带宽利用率触发警报。集成时，需处理 endianness 和对齐：FPGA 侧使用 little-endian，WireGuard 包头 4 字节对齐。

落地清单如下：

  1. 硬件资源规划：分配 LUTs 约 25k-30k/核心（基于 XIP2113H），BRAM 50-100 个用于 nonce/密钥缓存，DSP 30-40 个优化乘法（Poly1305）。总利用率 <70% 以留余地。

  2. 管道参数调优：ChaCha20 轮数固定 20，nonce 反转计数器初始化为 0；Poly1305 r/s 值预计算。流水线 stall 机制：若 DMA 空闲 >10 周期，插入 bubble 以防 overflow。

  3. DMA 配置：AXI4 接口宽度 512 位，burst 长度 8；中断阈值 64 包/中断，减少 CPU 干预。支持 Jumbo Frame 至 9kB 以优化大包吞吐。

  4. 监控与调试：集成性能计数器：加密包数、丢包率、平均延迟（目标 <5 μs/包）。使用 ILA（Integrated Logic Analyzer）捕获时序，阈值警报如吞吐 <95% 线速时触发回滚至软件模式。

风险控制：FPGA 热管理和功耗，100 Gbps 设计预计 20-30W/卡，需风冷散热；安全性方面，确保侧信道防护，如常量时实现避免时序攻击。回滚策略：若硬件故障，切换至内核 WireGuard 模块，损失 <20% 性能。

通过上述设计，WireGuard FPGA 加速可实现稳定 100 Gbps+ 吞吐，适用于 5G 回传或云 VPN 场景。实际部署中，结合 Vivado HLS 开发，可快速原型化，迭代优化参数以匹配具体 NIC（如 Mellanox ConnectX-6）。

[1] Xiphera XIP2113H achieves 43+ Gbps in Versal Prime.

[2] Silex Insight reports 100 Gbps on FPGA for ChaCha20-Poly1305.

（字数约 950）